논리회로 (10) 썸네일형 리스트형 논리회로 - synchronous sequential circuit(FSM) 연습문제 #2 # 8.9 핵심 요약: 예시를 보면 input에 바로 output이 변하므로 Mealy-type / 같은지 다른지만 확인하면 되므로 k로 조건 묶기. 문제참고: Fundamentals of Digital Logic with VDHL Design Third Edition 논리회로 - synchronous sequential circuit(FSM) 연습문제 #1 # 8.1 1) state-Assigned Table & logic function 구하기 2) 회로 그리기 #8.2 JK플립플롭으로 구현하기 # 8.5 Minimal state table 구하기 * state diagram으로부터 state table을 도출하는 경우 state에 어떠한 상태값을 부여하는지에 따라 달라질 수 있습니다. solution: 양쪽 모두 같은 diagram이지만 detect하는 경우가 2개이다보니 B이후의 state인 C, E가 동등해져 여러 개의 경우가 생길 수 있습니다. # 8.6 minimal state tabel by Mealy-type FSM # 8.7 1) output이 같은 것 끼리 묶기 2) 동일한 input일때 동일한 output을 내는 state로 가는지 확인.. 논리회로 - Sequential Circuit & Latch 1. Basic Latch - S신호(set신호)가 1이면 Qa값은 1, R신호(reset신호)가 1이면 Qa값은 0이 된다. 2. Gated Latch 3. Gated D Latch(S, R신호가 모두 1인 경우 방지) 논리회로 - Multiplexer(멀티플렉서) 멀티플렉서는 여러 아날로그 또는 디지털 입력 신호 중 하나를 선택하여 선택된 입력을 하나의 라인에 전달하는 장치입니다. (멀티플렉서 - 위키백과, 우리 모두의 백과사전 (wikipedia.org)) 이를 이용하여 회로를 단순화하고 다양한 로직을 수행할 수 있습니다. multiplexer는 아래와 같이 입력 변수에 따라 2-to-1 MUX, 4-to-1 MUX와 같이 부릅니다. MUX자체는 입력 중 하나를 선택하여 출력으로 보내는 장치이므로 출력은 1개입니다. 바로 아래 그림에서 사다리꼴로 나타낸 것이 멀티플렉서인데 일반적으로 control bit(control을 하는 신호)에 따라 입력 중 하나를 선택하게 됩니다. 예를 들어 바로 아래의 경우 s가 0이면 w0를 출력으로 보내고 1이면 w1을 출력으로 보.. Fundamentals of Digital Logic with VDHL Design third Edition chapter 5 문제풀이 #5.5 (a), (e) #5.7 논리회로 - Boolean Algebra 논리회로의 Boolean Algebra의 Theorem에 대해 다뤄보겠습니다. 세분화하면 Axioms of Boolean Algebra, single variable theorem, two and three variable properties로 나눌 수 있겠습니다. (해당 분류는 Fundamentals of Digital Logic with VHDL Design Third Edition을 따랐습니다.) 그런데 이 Boolean Algebra에서 중요한 것은 이러한 Theorem과 properties를 잘 이용하여 나중에 구하게 될 Logic Function들을 잘 최적화하는 것이 될 것 같습니다. 예를 들어, (x + y)•(y+z)•(x' + z)는 (x + y) • (x' + z)와 같습니다. 실제로.. 논리회로 - 복잡성(비용) 계산(complexity of Logic function) complexity는 아래와 같이 구할 수 있습니다. [회로도를 보고 구하기] [logic function에서 구하기] 논리회로 - Karnaugh map(카르노 맵) 진리표나 timing diagram을 통해 회로를 synthesis하는 것은 복잡할 뿐 아니라 logic function을 최적화하기 힘든 문제가 있었습니다. 따라서 karnaugh map을 이용하여 보다 더 간결하고 또 최적화된 logic function을 만들 수 있습니다. 그런데 이 카르노 맵은 gray code를 이용합니다. 그레이 코드는 연속된 수가 1개의 비트만 다른 특징을 지닌 것을 말합니다. (그레이 부호 - 위키백과, 우리 모두의 백과사전 (wikipedia.org)) 이는 카르노 맵이 변수가 늘어나는데에 반해 맵은 2차원으로 표현을 해내야하니 무언가 새로운 방식이 필요했고 이떄 적용되는 개념입니다. 먼저 그레이 코드가 먼지 보기 위해 아래의 카르노 맵을 보겠습니다. variable은 세.. 논리회로 - Canonical form and min/maxterm 회로의 어떠한 형태에 다양한 입력이 있을텐데 이러한 input을 minterm이나 maxterm의 형태로 표현하는 형태를 canonical form(정규형)이라고 합니다. standard form에 포함되는 더 작은 함수 형태의 집합입니다. standard form은 다음과 같이 SOP(sum of products)와 POS(product of sum)형태를 갖습니다. 그런데 위의 형식처럼 최종 결합이 OR이나 AND게이트의 출력의 형태를 띄면서 그 이전 단계들(마지막 게이트의 입력이 나오기 까지의 과정)이 더 정형화되어 minterm또는 maxterm인 경우가 Canonical form입니다. minterm과 maxterm은 간략하게 말하면 마지막 게이트로 가는 입력들이 곱으로만 표현되거나 합으로만 표.. 논리회로 - Terminology Radix: 밑수, 진법체계의 기준이 되는 수(Ex> 2진수의 radix:2) Nibble: 4bit Hexadecimal: 16진법 [operator & gate] And, Not, Or operator & gate Not operator는 Inverse 또는 complement operator라고도 부릅니다. gate의 형태는 아래와 같은 symbol로 표시할 수 있습니다. [Logical Function Logic circuit] synthesis : Logical Function -> Logic circuit (회로를 그리는 과정) analysis : Logical Function 이전 1 다음
